Die Power-Architektur (ein Backronym für Performance optimized with enhanced RISC) ist eine Familie von Prozessoren der OpenPower Foundation. Sie wurde ursprünglich von IBM als Nachfolger der Großrechner- und Midrange-Prozessoren in Bipolar und CMOS-Bauweise entwickelt.
IBM wechselte mit dieser Prozessorarchitektur von 31- bzw. 32-Bit-Prozessoren auf 64-Bit-Adressierung. Diese Prozessoren wurden und werden in den IBM-Serverbaureihen AS/400, RS/6000, später iSeries, pSeries und Z Systems eingesetzt. iSeries und pSeries wurden durch die POWER-Prozessoren in der Hardware vereinheitlicht.
Z Systems besitzen einen CISC-Befehlssatz, der auf Power-Prozessoren durch Microcode aus dem Power-Befehlssatz (eigentlich ein RISC, Reduced Instruction Set Computer) nachgebildet wird. Dieses Vorgehen ist bei CPU-Herstellern nicht unüblich, auch x86-CISC-Prozessoren arbeiten intern RISC-artigen Microcode ab. Die Hardware-Basis für die Prozessoren in den Z Systems und IBM-Power-Prozessoren ist damit identisch.
Auch der Zweig der PowerPC-Prozessoren für Workstations wurde von der POWER-Plattform abgewandelt. Ab Generation POWER8 werden auch sogenannte Linux basierte OpenPOWER-Serversysteme gebaut, die jene Prozessoren enthalten.
Im Jahre 2019 wurde die Befehlssatzarchitektur, englisch Instruction Set Architecture (ISA), offengelegt. Sie beschreibt im Detail die vollständige RISC-Architektur der Power-ISA, sodass Unternehmen Power-Prozessoren entwickeln können, ohne dafür Lizenzen erwerben zu müssen.[1] Seit Februar 2020 sind Prozessoren der Power-Architektur generell frei von Lizenzkosten, auch bei Produktion und Verkauf von Prozessoren. Dieser Schritt wird als Reaktion auf die ebenfalls Lizenzkosten-freie RISC-V-Architektur angesehen.[2]
Mit der Power Architecture Platform Reference (PAPR) ist eine offene Hardwareplattform für die Power- und die PowerPC-Architektur definiert.