Back عازل ثلاثي الحالة Arabic Lògica de tres estats Catalan Třístavová logika Czech Tri-State German Three-state logic English منطق سه حالته Persian Sortie à trois états French Three state Italian 세-상태 Korean Tri-state Dutch
En electrónica digital, la lógica triestado permite puertos de salida con valor 0, 1 o alta impedancia (Hi-Z del inglés High Impedance). Es este último estado el que proporciona los buffer triestado. El estado Hi-Z pone la salida en alta impedancia, haciendo que el pin ya no tenga relevancia en el circuito. Normalmente, la intención de este estado es permitir a varios circuitos compartir el mismo bus o línea de salida. O también, permitir a un dispositivo monitorizar señales sin afectar a la señal (en convertidores analógico/digital). Tri-state es una marca registrada de National Semiconductor pero normalmente se usa para describir dispositivos de este tipo hechos por cualquier fabricante.[1]
| ENTRADA | SALIDA | |
| A | B | C |
| 0 | 0 | Z |
| 0 | 1 | 0 |
| 1 | 0 | Z |
| 1 | 1 | 1 |
Un buffer triestado se diseña normalmente de modo que el retardo de habilitación de salida (de Hi-Z a Alto o Bajo) sea un poco más largo que el retardo de deshabilitación de salida (de Alto o Bajo a Hi-Z). Así, si un circuito de control activa la entrada de habilitación de salida de un dispositivo al mismo tiempo que desactiva la entrada de habilitación de un segundo dispositivo, al tener un retardo de deshabilitación de salida más corto se puede asegurar que antes de que el primer dispositivo ponga un nivel Alto o Bajo en el bus, el segundo dispositivo se encontrará en estado de alta impedancia.
- ↑ «What's a Tri-state Buffer?». web.archive.org. 1 de septiembre de 2017. Archivado desde el original el 1 de septiembre de 2017. Consultado el 22 de enero de 2022.